PATENT ABSTRACTS OF JAPAN

(11)Publication number:

61-194933

(43) Date of publication of application: 29.08.1986

(51)Int.CI.

1/00

H04L 1/02

HO4L

(21)Application number : 60-034227

(71)Applicant: NEC CORP

(22)Date of filing:


22.02.1985

(72)Inventor: KAGE GOZO

(54) RECEPTION SIGNAL PROCESSOR

(57)Abstract:

PURPOSE: To measure more accurately an error rate as many bit numbers are used for a pattern A by obtaining a signal pattern D with the least error rate through majority decision processing, counting the dissident bit number of each pattern received repetitively and processing the signal pattern D when the value is smaller than a prescribed value. CONSTITUTION: An output received by an information pattern reception means 2 and converted into parallel information is stored in a storage circuit 3, the content is read and majority decision is applied to each bit representing the same information by a majority adecision circuit 4 to decide one pattern D finally. The result E of calculation by a dissident



number addition circuit 5 is discriminated as to whether it is smaller than aprescribed value or not by a discriminating circuit 6. On the other hand, the pattern D decided by the majority decision circuit 4 is subjected to parity check by the circuit 7. When it is discriminated normal by the current 7 and processed by the discrimination circuit 6, then the pattern D is processed by a signal processing section 8. Since the error rate of each bit constituting the pattern D is small, the effect of error detection is improved.

LEGAL STATUS

[Date of request for examination] [Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑲ 日本'国特許庁(JP)

⑪特許出願公開

⑫公開特許公報(A)

昭61 - 194933

@Int_Cl.4

識別記号

庁内整理番号

❸公開 昭和61年(1986)8月29日

H 04 L

1/00 1/02 1/08 B-6651-5K

7251-5K 6651-5K

審查請求 有

発明の数 1 (全5頁)

49発明の名称

受信信号処理装置

②特 顯 昭60-34227

磁

②出 願 昭60(1985) 2月22日

砂発 明 者

鹿毛 豪

東京都港区芝5丁目33番1号 日本電気株式会社内

東京都港区芝5丁目33番1号

⑪出 顋 人 日本電気株式会社

20代 理 人 弁理士 井ノ口

3

B . 2

1.発明の名称

受信信号処理装置

2. 特許請求の範囲

よる加算結果が所定の値と比べて小さいときには前記多数決回路で決定したパターンは処理可能であると判断する判断回路と、前記判断回路により処理可能と判断されたとき前記多数決回路により決定されたパターンについて処理を行なり信号処理手段とから構成したことを特徴とする受償信号処理装役。

(2) 前配情報パターンはパリテイビットを付加したものであり、前配信号処理手段は前配多数決回路で決定したパターンについてパリティチェック回路と、前配判断回路により処理可能と判断されたとき、前配ので前配パリティチェック回路でのパリティチェックの結果が正常と判断されたとき、前配多数決回路により決定されたパターンを正常と判断して倡号処理を行なり信号処理部とから構成したことを特徴とする特許構水の範囲第1項記載の受信信号処理装備。

8.発明の詳細な説明

(産業上の利用分野)

本発明は送信側より無線機によつて送られて くる同一情報の繰り返しデインタル信号を多数決 により受信処理する受信信号処理装置に関する。 (従来の技術)

同一情報を繰り返し伝送し、受信側で多数決処理により誤り訂正を行なつて情報の信頼度を上げる手法は他の誤り訂正方式と比較して最も処理の簡単な方法であるので用いられている。 この多数決決定方式は誤りをいかに検出するかが重要な課題となつている。

従来から行なわれている関り検出の方法としては、同じパターンが繰り返されるか否かを判断して一致した場合に受信した信号を正しいと認めて処理する方法、別に信号の伝送品質を求める方法として受信信号の電界強度を求めておいて十分なレベルがあれば多数決処理する方法等がある。

(発明が解決しようとする問題点)

しかしながら、いずれの場合も次のような問題があり、必ずしも満足いくものではなかつた。

信号処理装置は情報パターンをM個繰り返して 送出するに先行して付加されたスタートパター ンを検出するスタートパターン検出回路と、前 紀スタートパターン検出回路によりスタートパ メーンが検出された時点に同期して前記 M 個の 情報パターンを受信する情報パターン受信手段 と、前配情報パターン受信手段で受信した前配 M個の情報パターンを記憶する記憶回路と、前 記記憶回路に格納された前記M個の情報パター ンのうち同じ情報を安わす各ピットについて多 数決を行ない、最終的に1つのパターンを決定 する多数決回路と、前記多数決回路で決定した パターンと前記記憶回路に記憶したM個の情報 パターンのそれぞれと不一致なピット数を求め、 加算する不一致数加算回路と、前配不一致加算 回路による加算結果が所定の値と比べて小さい ときには前記多数決回路で決定したパターンは 処理可能であると判断する判断回路と、前記判 断回路により処理可能と判断されたとき前記多 数決回路により決定されたパターンについて処

まず、前者の方式では負り率が非常に悪い場合、例えばピット誤り率が10⁻² 以上では1つの情報パターンが50~100ピットのようなとき、受信した信号を正しいと認める確率が急激に下がり、信号を検出しない確率、すなわち非検出率が大きくなる。

また、後者の方法では例えば干渉波があつたと きは電界十分と判断してしまうため、実際には 信号に誤りがあるときにも誤り検出ができない こと、および温度等の環境条件の変化によつて は電界情報の測定値と受信したディジタル信号 のピット誤り率との対応が必ずしも一定してい る訳ではないのでずれが生じる等の欠点があり、 満足のいく信号の劣化情報を得ることができな かつた。

本発明の目的は誤り検出確率の非常に大きい、 多数決原理による受信信号処理装置を提供する ととにある。

(問題点を解決するための手段)

前記目的を達成するために本発明による受信

理を行なり倡号処理手段とから 構成されている。 (実 施 例)

次に、本発明の実施例について図面を参照し て脱明する。

第1図は本発明による受信信号処理装置の実施 例である。第2図は第1図の実施例を説明する ための信号フォーマットを扱わす図である。 図中、A部分が送信仰であり、B部分が受信側 である。送信側で作成された所定のデイジタル 信号は送信機13によつて伝送され、受信機17 によつて受信される。送信仰において、信号発 生部10はKピットの情報パターンA=a1a2… a K を発生し、制御部16の制御の下に情報パタ ーンAを繰り返しM個(M≥2)送出する。14 はスタートパターン発生部であり、制御部16の 側側の下に B ピットの固定したスタートパター ンST= S¹ S² ··· SR を情報パターンAA··· A の前に出力する。借号発生部10年よびスタート パターン発生部14の出力は合成回路11により合 成され、スタートパターンSTが情報パターン

AA…Aの前に付加された情報信号列Xiiが出力される。

第 2 図(a)(b)にとの情報借号列 X₁₁のフォーマットを示す。

15は乱数X15を発生する乱数発生器であり、 制御部16の制御の下にとの乱数X15と情報信号 列X11が加算器12によつて加算される。

そして、加算器12の出力が、送信機13より送信される。

なお、ことで、情報信号列X11に乱数を加えているのは次の理由による。すなわちX11が同一パターンAの繰り返しであるため、周期的に低間波成分の変励が生じ、そのまま送信機13へ入力したのでは変調特性に悪影響を与えるからである。したがつて、乱数X15はX11の繰り返しパターンAA…Aに対して加算される。

16は制御部であり、上述のように信号発生部 10における信号の発生、スタートパターン発生 部14におけるスタートパターンの発生、乱数発 生器15における乱数の発生等の時間制御および

信側のスタートパターンSTおよびM個の情報 パターンAA…Aは、伝送路の雑音によつて誤 りが含まれるため、このように別のパターンS T1A1A2…ANに変わつている。

ととではそれぞれ、

S T. = S ! S ... S ..

A_m = a_m a_m : a_m (m=1,2,...,M) と表わざれている。

各パターンは、伝送路で興まりが生じないな らは、各ピットとも

 $S_1^1 S_1^2 \cdots S_1^R = S_1^1 S_2^2 \cdots S_1^R$

a^l a^g … a^g = a^la^g … a^g (m∞1,2,…,M) であるため、

ST, - ST

A_m = A (m=1,2,...,M) が成立する。

情報パターン受信手段2で受信し、パラレル情報に変換された出力は記憶回路3に記憶される。記憶回路3の内容は、A₁,A₂,…,A_Mになる。 との記憶回路3の内容は続出され多数決回路4 送信機13の送信制御を行なつている。

次に受信仰の構成および動作について説明する。

受信機17により受信した信号Xiiについて、検 出回路1によりSTに対するスタートパターン が検出される。

スタートパターンの検出に同期して、以下送られてくる情報パターンの受信が情報パターン受信が情報パターン受信手段 2 において行なわれる。

情報パターン受信手段 2 は送信側の乱数 X is と同じ乱数 X is を発生する乱数発生器 18、加算器 19 およびシリアルパラレル変換回路 20からなり、受信機出力 X ir と乱数 X is を加算することにより、送信側 X in に相当する信号列を再生し、その後、変換回路 20 によりこの再生されたシリアル情報をパラレル情報へ変換しており、次段の処理を容易にしている。

ととで、加算器19より出力される再生情報 X10について説明する。

第2図において(c)(d)は再生情報Xioであり、送

によつて、 A_1 , A_2 , ..., A_M の同じ情報を扱わす各ピットについて、多数決が行なわれ、段終的に1つのパターン $D=d^1d^2$... d^K が決定される。

例えば、d^Kはa^K,a^K,a^K,·····,a^Kの多数決を とつた結果であり、a^K,a^K,·····,a^Kのうち1 の数が0の数より多ければd^K=1となる。 多数決により決定されたパターンD(第2図(f)) の品質は次の不一致数加算回路5により測定される。

パターンDとパターン A_m の一致したいビット数を e_m (m=1,2,...,M)とすると、不一致数加算回路 5 では、

Bロ e1 + e2 + … + eM
の計算が行なわれる(第2図(e))。
これはEが大きい程伝送路で誤まりが多く発生
しDの品質が恐いものであることを意味する。
不一致数加算回路5の計算結果Eについて、判
断回路6により所定の値々より小さいか否か判
断される。E<々であると判断されれば、Dは、

特開昭61-194933 (4)

信号処理に適しているものとして、信号処理手 段 9 による処理が可能となる。

一方、多数決回路14により決定されたパターン Dはパリティチェック回路 7 によりチェックされる。 これは、情報パターン A の中に予めパリティチェックピットを含ませ、受信側で、多数決をとつた結果 D に対してパリティチェックを行なりものである。

パリテイチエック回路 7 で正常と判断され、かつ、判断回路 6 により処理可能であるとされたときは、信号処理部 8 においてパターン D の処理が行なわれる。

パターンDのパリティチェックはDを構成する 各ピットの誤り率が小さくなつているので誤り 検出の効果は非常に大きなものである。

(発明の効果)

以上、説明したように、本発明による装置は、 多数決処理を行なつて最も誤り率の少ない信号 パターンDを求めておき、繰り返して受信した 各パターンA₁、A₂、…,A_Mのそれぞれと不

1 …スタートパターン検出回路

2…情報パターン受信手段

3 …記憶回路 4 … 多数決回路

5 --- 不一致数加算回路 6 --- 判断回路

7 …パリティチエック回路

8 … 信号処理部

9 … 信号処理手段

10 …信号発生部

11 …合成回路

12 …加質器

13 … 送信機

14 …スタートパターン発生部

15 … 乱数発生器

16 … 制御部

17 … 受信機

18 … 乱数発生器

19 … 加算器

20 ··· S P 変換器

特許出頭人 日本電気株式会社

代理人 弁理士 井 ノ ロ ぬ


一致なビット数をカゥントし、その値が所定値より小さいとき信号パターンDの処理を可能としている。すなわち等価的にDを基準にして伝送路のビット誤り串を測定してDを処理するものである。この方式では、パターンAのビット数が多ければ多い程ビット誤り率が正確に測れるため、ビット数が多くなつたとき非検出率が増大する従来方式の欠点が軽減される効果がある。

第1図にかける回路3~8はマイクロコンピュータにそれぞれの機能(ソフトウエア)を搭載したもので容易に作ることが可能である。また回路1かよび2も全てデジタル回路で実現できるのでIO化が容易であり、小形化、経済化にも適している。

4.図面の簡単な説明

第1図は本発明による受信信号処理装置の一 実施例を示すプロック図、第2図は第1図の各 回路部における信号フォーマットを示す図であ

才 | 図



≯2 🛭

